banner
뉴스 센터
높은 품질과 우수한 성능은 귀하에 대한 우리의 약속입니다.

하이브리드 2D

Jun 29, 2023

Nature 618권, 57~62페이지(2023)이 기사 인용

16,000회 액세스

9 인용

141 알트메트릭

측정항목 세부정보

2차원(2D) 재료의 뛰어난 전자 특성을 활용하여 고급 전자 회로를 제작하는 것은 반도체 산업의 주요 목표입니다1,2. 그러나 이 분야의 대부분의 연구는 기능하지 않는 SiO2-Si 기판에서 분리된 대형(1μm2 이상) 장치의 제조 및 특성화로 제한되었습니다. 일부 연구에서는 실리콘 마이크로칩에 단층 그래핀을 대규모(500μm2 이상) 상호 연결3 및 대형 트랜지스터 채널(약 16.5μm2)로 통합했지만(4,5 참조) 모든 경우 집적 밀도는 낮았습니다. , 전송 중 기본 핀홀과 균열로 인해 변동성이 증가하고 수율이 감소하기 때문에 계산이 입증되지 않았으며 단층 2D 재료를 조작하는 것이 어려웠습니다. 여기에서는 멤리스티브 애플리케이션을 위한 고집적 밀도 2D-CMOS 하이브리드 마이크로칩의 제조를 소개합니다. CMOS는 상보형 금속-산화물-반도체를 의미합니다. 우리는 다층 육각형 질화붕소 시트를 180 nm 노드의 CMOS 트랜지스터를 포함하는 실리콘 마이크로칩의 라인 후면 상호 연결에 전사하고 상단 전극과 상호 연결을 패턴화하여 회로를 마무리합니다. CMOS 트랜지스터는 육각형 질화붕소 멤리스터 전체의 전류에 대한 뛰어난 제어 기능을 제공하므로 0.053 µm2만큼 작은 멤리스터에서 약 500만 사이클의 내구성을 달성할 수 있습니다. 논리 게이트를 구성하여 메모리 내 계산을 시연하고 스파이크 신경망 구현에 적합한 스파이크 타이밍 종속 가소성 신호를 측정합니다. 달성된 고성능 및 상대적으로 높은 기술 준비 수준은 마이크로 전자 제품 및 멤리스티브 응용 분야에서 2D 재료의 통합을 향한 주목할만한 발전을 나타냅니다.

당사의 2cm × 2cm 실리콘 마이크로칩은 Synopsys 소프트웨어를 사용하여 설계되었으며 180nm CMOS 기술 노드를 사용하여 산업 클린룸에서 200mm 실리콘 웨이퍼로 제작되었습니다(그림 1a 및 확장 데이터 그림 1). 본 연구에서 제작된 회로는 1-트랜지스터-1-멤리스터 셀(1T1M, 그림 1b, c 및 보충 그림 1)의 5 × 5 크로스바 어레이로 구성되지만 일부 독립형 멤리스터 및 CMOS 트랜지스터는 참조용으로 제작되었습니다(보충). 그림 2). 마이크로칩은 멤리스터를 BEOL(back-end-of-line) 상호 연결에 통합하도록 설계되었습니다. 즉, 최신 금속화 층(웨이퍼의 4번째)에서 종료되었으며 패시베이션 없이 남겨졌습니다. 따라서 실리콘 산화물은 산업 클린룸에서 추출될 때 웨이퍼에서 자연적으로 성장하며(그림 1d), 이는 쉽게 에칭되어 텅스텐 비아를 노출시킬 수 있습니다(그림 1e 및 보충 그림 3). 그런 다음 화학 기상 증착(CVD)을 통해 Cu 기판 위에 성장된 약 18층 두께의 육방정계 질화붕소(h-BN) 시트(즉, 약 6 nm)를 마이크로칩 위에 전사했습니다(그림 1). 1f) 저온 공정을 사용합니다(방법). 마지막으로 접촉 패드의 h-BN을 에칭하고 다른 재료(즉, Au-Ti, Au 또는 Ag)로 만들어진 상부 전극을 패턴화하고 h-BN 위에 증착하여 회로를 완성했습니다(그림 1g). .

a, CMOS 회로가 포함된 2cm × 2cm 마이크로칩의 사진. b, c, 1T1 M 세포의 5 × 5 크로스바 어레이를 포함하는 마이크로칩 일부의 광학 현미경 이미지(수신된 상태(b) 및 제조 후(c)). 정사각형 패드의 크기는 50μm × 50μm입니다. d – f, 자연 산화 에칭 후 ( e ) 및 h-BN 시트 이송 후 ( d ) 수신 된 웨이퍼의 5 × 5 크로스바 어레이에서 비아의 원자력 현미경으로 수집 된 지형도 ( f ). g, 1T1M의 완성된 5×5 크로스바 어레이, 즉 h-BN 전사 및 상부 전극 증착 후의 광학 현미경 이미지. h, 크로스바 어레이에 있는 1T1M 셀의 고각 환형 암시야 단면 주사 투과 전자 현미경 이미지. 20 nm × 16 nm 크기의 삽입 그림은 비아에 있는 Au-Ti-h-BN-W 멤리스터의 단면 TEM 이미지를 보여줍니다. h-BN의 올바른 층 구조를 볼 수 있습니다. 스케일 바, d-f, 10μm; g, 25μm; 시간, 600nm.